Ambalajul avansat este unul dintre punctele tehnologice marcante ale erei „More than Moore”.Pe măsură ce cipurile devin din ce în ce mai dificile și mai costisitoare de miniaturizat la fiecare nod de proces, inginerii pun mai multe cipuri în pachete avansate, astfel încât să nu mai fie nevoiți să se chinuie să le micșoreze.Acest articol oferă o scurtă introducere la 10 dintre cei mai obișnuiți termeni folosiți în tehnologia avansată de ambalare.
Pachete 2.5D
Pachetul 2.5D este un avans al tehnologiei tradiționale de ambalare 2D IC, permițând o utilizare mai fină a liniilor și a spațiului.Într-un pachet 2.5D, matrițele goale sunt stivuite sau plasate una lângă alta deasupra unui strat intermediar cu siliciu prin vias (TSV).Baza sau stratul intermediar asigură conectivitate între cipuri.
Pachetul 2.5D este folosit de obicei pentru ASIC-uri, FPGA-uri, GPU-uri și cuburi de memorie high-end.În 2008, Xilinx a împărțit FPGA-urile sale mari în patru cipuri mai mici, cu randamente mai mari și le-a conectat la stratul de interpoziție de siliciu.Astfel s-au născut pachetele 2.5D și au devenit în cele din urmă utilizate pe scară largă pentru integrarea procesorului cu memorie cu lățime de bandă mare (HBM).
Diagrama unui pachet 2.5D
Ambalare 3D
Într-un pachet 3D IC, matrițele logice sunt stivuite împreună sau cu matrița de stocare, eliminând nevoia de a construi System-on-Chips (SoC-uri) mari.Matrițele sunt conectate între ele printr-un strat interpozitor activ, în timp ce pachetele 2.5D IC folosesc denivelări conductoare sau TSV-uri pentru a stivui componente pe stratul interpozitor, pachetele 3D IC conectează mai multe straturi de plăci de siliciu la componente folosind TSV-uri.
Tehnologia TSV este tehnologia cheie care permite atât în pachetele IC 2.5D cât și 3D, iar industria semiconductoarelor a folosit tehnologia HBM pentru a produce cipuri DRAM în pachete IC 3D.
O vedere în secțiune transversală a pachetului 3D arată că interconectarea verticală între cipurile de siliciu este realizată prin intermediul TSV-urilor metalice din cupru.
Chiplet
Chipleturile sunt o altă formă de ambalare 3D IC care permite integrarea eterogenă a componentelor CMOS și non-CMOS.Cu alte cuvinte, sunt SoC-uri mai mici, numite și chiplet-uri, mai degrabă decât SoC-uri mari dintr-un pachet.
Descompunerea unui SoC mare în cipuri mai mici și mai mici oferă randamente mai mari și costuri mai mici decât o singură matriță goală.chipleturile permit proiectanților să profite de o gamă largă de IP fără a fi nevoiți să ia în considerare ce nod de proces să folosească și ce tehnologie să folosească pentru a-l fabrica.Ei pot folosi o gamă largă de materiale, inclusiv silicon, sticlă și laminate pentru a fabrica cip.
Sistemele bazate pe chiplet sunt formate din mai multe chiplet-uri pe un strat intermediar
Pachete Fan Out
Într-un pachet Fan Out, „conexiunea” este ventilată de pe suprafața cipului pentru a oferi mai multe I/O externe.Folosește un material de turnare epoxidic (EMC) care este complet încorporat în matriță, eliminând necesitatea unor procese precum lovirea plachetelor, fluxul, montarea cu așchii flip-chip, curățarea, pulverizarea pe fund și întărirea.Prin urmare, nu este necesar nici un strat intermediar, ceea ce face integrarea eterogenă mult mai ușoară.
Tehnologia Fan-out oferă un pachet mai mic, cu mai multe I/O decât alte tipuri de pachete, iar în 2016 a fost vedeta tehnologiei când Apple a putut să folosească tehnologia de ambalare a TSMC pentru a integra procesorul de aplicație de 16 nm și DRAM mobil într-un singur pachet pentru iPhone. 7.
Ambalaj evantai
Ambalare la nivel de napolitană (FOWLP)
Tehnologia FOWLP este o îmbunătățire a ambalajului la nivel de plachetă (WLP) care oferă mai multe conexiuni externe pentru cipurile de siliciu.Aceasta implică încorporarea cipului într-un material de turnare epoxidic și apoi construirea unui strat de redistribuire de înaltă densitate (RDL) pe suprafața plachetei și aplicarea bilelor de lipit pentru a forma o napolitană reconstituită.
FOWLP oferă un număr mare de conexiuni între pachet și placa de aplicare și, deoarece substratul este mai mare decât matrița, pasul matriței este de fapt mai relaxat.
Exemplu de pachet FOWLP
Integrare eterogenă
Integrarea diferitelor componente fabricate separat în ansambluri de nivel superior poate îmbunătăți funcționalitatea și caracteristicile de funcționare, astfel încât producătorii de componente semiconductoare sunt capabili să combine componente funcționale cu fluxuri diferite de proces într-un singur ansamblu.
Integrarea eterogenă este similară cu sistemul în pachet (SiP), dar în loc să combine mai multe matrițe goale pe un singur substrat, combină mai multe IP-uri sub formă de Chiplets pe un singur substrat.Ideea de bază a integrării eterogene este de a combina mai multe componente cu funcții diferite în același pachet.
Câteva blocuri tehnice în integrarea eterogenă
HBM
HBM este o tehnologie standardizată de stocare a stivei care oferă canale cu lățime de bandă mare pentru datele dintr-o stivă și între memorie și componentele logice.Pachetele HBM stivuiesc memoria și le conectează împreună prin TSV pentru a crea mai multe I/O și lățime de bandă.
HBM este un standard JEDEC care integrează vertical mai multe straturi de componente DRAM într-un pachet, împreună cu procesoare de aplicație, GPU și SoC.HBM este implementat în principal ca un pachet 2.5D pentru servere high-end și cipuri de rețea.Versiunea HBM2 abordează acum limitările privind capacitatea și rata de ceas ale versiunii inițiale HBM.
Pachete HBM
Stratul intermediar
Stratul intermediar este conducta prin care semnalele electrice sunt transmise de la matrița sau placa goală cu mai multe cipuri din pachet.Este interfața electrică dintre prize sau conectori, permițând propagarea semnalelor mai departe și, de asemenea, conectate la alte prize de pe placă.
Stratul intermediar poate fi realizat din siliciu și materiale organice și acționează ca o punte între matrița cu matriță multiplă și placă.Straturile interpozitoare de siliciu sunt o tehnologie dovedită, cu densitate mare de I/O cu pitch fin și capabilități de formare TSV și joacă un rol cheie în ambalarea cipurilor IC 2.5D și 3D.
Implementare tipică a unui strat intermediar partiționat de sistem
Stratul de redistribuire
Stratul de redistribuire conține conexiunile sau aliniamentele din cupru care permit conexiunile electrice între diferitele părți ale pachetului.Este un strat de material dielectric metalic sau polimeric care poate fi stivuit în pachet cu matriță goală, reducând astfel distanța I/O a chipset-urilor mari.Straturile de redistribuire au devenit o parte integrantă a soluțiilor pachetelor 2.5D și 3D, permițând cipurilor de pe ele să comunice între ele folosind straturi intermediare.
Pachete integrate folosind straturi de redistribuire
TSV
TSV este o tehnologie cheie de implementare pentru soluțiile de ambalare 2.5D și 3D și este o napolitană umplută cu cupru care asigură o interconexiune verticală prin matrița de siliciu.Acesta străbate întreaga matriță pentru a asigura o conexiune electrică, formând calea cea mai scurtă de la o parte la cealaltă a matriței.
Găurile traversante sau traversele sunt gravate la o anumită adâncime din partea frontală a plachetei, care este apoi izolată și umplută prin depunerea unui material conductor (de obicei, cupru).Odată ce așchiul este fabricat, acesta este subțiat din partea din spate a plachetei pentru a expune traversele și metalul depus pe partea din spate a plachetei pentru a finaliza interconectarea TSV.
Ora postării: Iul-07-2023